特許

J-GLOBAL ID：200903014687666573

半導体装置とその製造方法

発明者： 尾方 賢一
出願人/特許権者： 株式会社リコー
代理人 (1件)： 野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平5-034333
公開番号（公開出願番号）：特開平6-232156
出願日： 1993年01月29日
公開日（公表日）： 1994年08月19日
要約：

【要約】【目的】 プリアモルファス化を行なって製造したMOSトランジスタに残留欠陥cが発生しないようにして電気特性の良好な浅い接合を形成する。【構成】 トランジスタ形成領域のシリコン基板表面にシリコンを注入してアモルファス化した後、ゲート酸化膜28を介してゲート電極26を形成する。その後、ソース・ドレインの形成とゲート電極の低抵抗化を兼ねてBF2をイオン注入する。ゲート電極26にはチャネリングの効果もあってBF2がゲート酸化膜28との界面まで注入される。その後、ランプアニール処理を施して、注入されたBF2を活性化し、アモルファス領域を再結晶化させる。

請求項（抜粋）：

ゲート電極が多結晶シリコンにてなり、ソース・ドレイン領域の接合深さよりも厚い膜厚を有し、かつソース・ドレインと同じ不純物が導入されて低抵抗化されており、ソース・ドレイン領域とチャネル領域はアモルファスシリコン層が再結晶化した同じ単結晶シリコン構造を有し、ソース・ドレイン領域に結晶欠陥が存在しないことを特徴とする半導体装置。

IPC (3件)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/265

FI (2件)：

H01L 29/78 301 P ,  H01L 21/265 Q