特許
J-GLOBAL ID：200903014691634945
集積回路メモリ
発明者：
出願人/特許権者：
代理人 (1件)：
小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-179913
公開番号（公開出願番号）：特開平7-153294
出願日： 1994年08月01日
公開日（公表日）： 1995年06月16日
要約：
【要約】【目的】 メモリの再構築又は永久的プログラミングを行なうことなしにメモリ冗長要素を評価することを可能とする。【構成】 冗長要素テスト信号に応答する冗長要素テスト機能がバイパス回路によって設けられている。このバイパス回路は、冗長要素に対するコンフィギャラブル(構築可能)選択回路を変更させることなしに、冗長要素のアクセスをシミュレートするための各冗長要素に関連した回路を有している。各冗長要素は、冗長要素の間ではユニークであるが正規の要素に対するアドレスを複製したものであるアドレスを有しており、そのアドレスはテスト期間中に冗長要素をアクセスするために使用される。
請求項（抜粋）：
集積回路メモリにおいて、複数個のアドレス可能要素が設けられており、複数個の冗長要素が設けられており、アドレス可能要素の代わりに冗長要素をアクセスするためのアドレスで冗長要素を関連付けるために各冗長要素に対してコンフィギャラブル選択回路が設けられており、冗長要素テスト信号に応答し且つ各冗長要素と関連しており、該冗長要素に対するコンフィギャラブル選択回路を変更することなしに該冗長要素のアクセスをシミュレートするためのバイパス回路が設けられている、ことを特徴とする集積回路メモリ。
IPC (2件)：
G11C 29/00 301
, G01R 31/28
