特許
J-GLOBAL ID：200903014707028951
電力用半導体素子
発明者：
出願人/特許権者：
代理人 (1件)：
志賀 富士弥 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-214144
公開番号（公開出願番号）：特開平8-078661
出願日： 1994年09月08日
公開日（公表日）： 1996年03月22日
要約：
【要約】【目的】 アノード層とnベース層10を積層し、前記ベース層10の中央部表面に、前記積層方向に直交する方向にカソード層とゲート層を所定間隔で交互に複数個形成した電力用半導体素子において、素子面積を増やすことなく素子端面で十分に電界が緩和される素子を提供する。【構成】 前記カソード層およびゲート層の外周のベース層10表面に、内周から外周に向けて深さが段階的に浅くなるとともに、濃度が段階的に低くなるガードリング部15を形成する。
請求項（抜粋）：
ベース層とアノード層を積層し、前記ベース層の中央部表面に、前記積層方向に直交する方向にゲート層とカソード層を所定間隔で交互に複数個形成した電力用半導体素子において、前記ゲート層およびカソード層の外周のベース層表面に、内周から外周に向けて深さが段階的に浅くなるn個のガードリングを有したガードリング部を形成したことを特徴とする電力用半導体素子。
IPC (2件)：
FI (2件)：
H01L 29/74 M
, H01L 29/74 B
