特許
J-GLOBAL ID:200903014714867578

SOI構造を有する半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-292697
公開番号(公開出願番号):特開平8-153778
出願日: 1994年11月28日
公開日(公表日): 1996年06月11日
要約:
【要約】【目的】 SOI構造を有する半導体装置において、SOI層端部における寄生MOSトランジスタの発生を阻止する。【構成】 基板の主表面上に埋込酸化膜2とSOI層3とをそれぞれ形成する。SOI層3表面上に所定形状にパターニングされた窒化膜21を形成する。この窒化膜21をマスクとして1回目の選択酸化処理をSOI層3に施す。このとき形成される分離酸化膜4aは埋込酸化膜2にまで到達しないようにする。窒化膜21をマスクとして用いて分離酸化膜4aを異方性エッチングする。窒化膜21の側壁に、耐酸化物質からなるサイドウォール絶縁層28を形成する。このサイドウォール絶縁層28と窒化膜21とをマスクとして用いて2回目の選択酸化処理をSOI層3に施すことによって分離酸化膜4を形成する。
請求項(抜粋):
基板の主表面上に絶縁層を介在して半導体層を形成する工程と、前記半導体層上に所定形状にパターニングされた耐酸化膜を形成する工程と、前記耐酸化膜をマスクとして用いて前記半導体層に第1の選択酸化処理を施すことによって、前記半導体層内部に底面を有する第1の分離酸化膜を形成する工程と、前記耐酸化膜をマスクとして用いて前記第1の分離酸化膜に異方性エッチング処理を施すことによって、前記第1の分離酸化膜下の前記半導体層の表面を選択的に露出させるとともに前記耐酸化膜の側端部下に前記第1の分離酸化膜の一部を残余させる工程と、前記耐酸化膜下に残余した前記第1の分離酸化膜を覆うように前記耐酸化膜の側壁上に、耐酸化物質からなるサイドウォール絶縁層を形成する工程と、前記耐酸化膜と前記サイドウォール絶縁層とをマスクとして用いて露出した前記半導体層表面に第2の選択酸化処理を施すことによって、前記第1の分離酸化膜と一体化されかつ前記絶縁層に達する第2の分離酸化膜を形成する工程と、を備えた、SOI構造を有する半導体装置の製造方法。
IPC (5件):
H01L 21/762 ,  H01L 27/08 331 ,  H01L 27/08 ,  H01L 27/12 ,  H01L 29/786
FI (2件):
H01L 21/76 D ,  H01L 29/78 621
引用特許:
出願人引用 (9件)
  • 特開昭63-144542
  • 特開昭55-019831
  • 特開昭57-054342
全件表示

前のページに戻る