特許
J-GLOBAL ID：200903014722966445
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
大胡 典夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-199756
公開番号（公開出願番号）：特開平11-045874
出願日： 1997年07月25日
公開日（公表日）： 1999年02月16日
要約：
【要約】【課題】 半導体基板に対する深さの異なるトレンチ溝を1回のRIE工程により、高い位置精度で形成すること【解決手段】 半導体基板11表面の全面に、第1のマスク用膜12を形成し、この第1のマスク用膜12を選択的にエッチング除去して複数個のエッチング用窓13を有する第1のマスクパターンを形成する。次に、前記第1のマスク用膜12よりもウェットエッチングにおけるエッチングレイトが大きい第2のマスク用膜16を前記第1のマスク用膜12全面に形成し、この第2のマスク用膜16の前記第1のマスク用膜12に形成された複数個の窓13の少なくも1つを含む部分を選択的にエッチング除去して、少なくも1つのエッチング用窓を有する第2のマスクパターンを形成する。これらの第1および第2のマスクパターンを介して前記半導体基板表面をドライエッチングして前記半導体基板内に浅いトレンチ溝と深いトレンチ溝とを形成する。
請求項（抜粋）：
半導体基板表面の全面に、第1のマスク用膜を形成する工程と、この第1のマスク用膜を選択的にエッチング除去して複数個のエッチング用窓を有する第1のマスクパターンを形成する工程と、前記第1のマスク用膜よりもウェットエッチングにおけるエッチングレイトが大きい第2のマスク用膜を前記第1のマスク用膜全面に形成する工程と、この第2のマスク用膜の前記第1のマスク用膜に形成された複数個の窓の少なくも1つを含む部分を選択的にウェットエッチングにより除去して、少なくも1つのエッチング用窓を有する第2のマスクパターンを形成する工程と、この第2のマスクパターンを介して前記半導体基板をウェットエッチングして前記第1のマスクパターンのエッチング用窓内に堆積された第2のマスク用膜を除去する工程と、これらの第1および第2のマスクパターンを介して前記半導体基板表面をドライエッチングして前記半導体基板内に浅いトレンチ溝と深いトレンチ溝とを形成することを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/3065
, H01L 21/306
, H01L 21/76
H01L 21/302 J
, H01L 21/306 S
, H01L 21/306 B
, H01L 21/76 L
