特許

J-GLOBAL ID：200903014731304250

半導体装置

発明者： 藤間 志郎
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平11-171335
公開番号（公開出願番号）：特開2001-007284
出願日： 1999年06月17日
公開日（公表日）： 2001年01月12日
要約：

【要約】【課題】 入力端子のレベルに依存しない容量を提供する。【解決手段】 MOSトランジスタのジャンクション、或いはMOSトランジスタそのものを用いることなく、隣接した素子形成領域を相互に絶縁する素子分離酸化膜2を調整用容量1の誘電体膜として用い、かつ調整用容量1の電極として既設の配線層3と基盤4とを用い、容量を構成する。

請求項（抜粋）：

各入出力端子容量を調整する調整用容量として用いる半導体装置であって、前記調整用容量の誘電体膜として素子分離酸化膜を用いたことを特徴とする半導体装置。

IPC (2件)：

H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 27/04 E ,  H01L 27/04 C

Fターム (8件)：

5F038AC03 ,  5F038AC05 ,  5F038AC15 ,  5F038BH03 ,  5F038BH13 ,  5F038CD18 ,  5F038EZ14 ,  5F038EZ20

引用特許：

審査官引用 (4件)

• 特開昭63-274177
  
• 特開昭63-276262
  
• 特開昭63-274177
  
• 特開昭63-276262