特許
J-GLOBAL ID：200903014732812489
増幅器
発明者：
出願人/特許権者：
代理人 (1件)：
平戸 哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-228753
公開番号（公開出願番号）：特開平9-073791
出願日： 1995年09月06日
公開日（公表日）： 1997年03月18日
要約：
【要約】【課題】電位差のある2個の入力信号の電位差を増幅してラッチするラッチ型の増幅器、たとえば、SRAMに使用されるラッチ型のセンスアンプに関し、動作の高速化を図る。【解決手段】リセット時、nMOSトランジスタ70及びpMOSトランジスタ71をONとし、ノードn3、n4をショートすると共に、ソースホロア回路として動作するnMOSトランジスタ72、73によって、ノードn1、n2間に微小電位差を付け、nMOSトランジスタ68、69からなるフリップフロップ回路を、増幅を開始しようとする状態に設定しておき、非リセット時、nMOSトランジスタ70及びpMOSトランジスタ71をOFFとし、入力信号in、/inの電位差を増幅してラッチする。
請求項（抜粋）：
第1、第2の入力信号の電位差を増幅してラッチし、第1、第2の出力信号を出力する増幅器であって、ゲートとドレインとを相互に接続し、ソースに第1の電源電圧が印加される第1、第2のPチャネル電界効果トランジスタと、ゲートとドレインとを相互に接続し、ソースに前記第1の電源電圧よりも低電圧の第2の電源電圧が印加される第1、第2のNチャネル電界効果トランジスタと、前記第1のPチャネル電界効果トランジスタのドレインと前記第1のNチャネル電界効果トランジスタのドレインとの間に接続された第1の非線形素子と、前記第2のPチャネル電界効果トランジスタのドレインと前記第2のNチャネル電界効果トランジスタのドレインとの間に接続された第2の非線形素子と、前記第1、第2のPチャネル電界効果トランジスタのドレイン間に接続され、リセット時には導通、非リセット時には非導通とされるスイッチ素子と、ドレインを前記第2のNチャネル電界効果トランジスタのドレインに接続され、ソースに前記第2の電源電圧が印加され、ゲートに前記第1の入力信号が印加される第3のNチャネル電界効果トランジスタと、ドレインを前記第1のNチャネル電界効果トランジスタのドレインに接続され、ソースに前記第2の電源電圧が印加され、ゲートに前記第2の入力信号が印加される第4のNチャネル電界効果トランジスタとを有し、前記第1のPチャネル電界効果トランジスタのドレインを前記第1の出力信号の出力端、前記第2のPチャネル電界効果トランジスタのドレインを前記第2の出力信号の出力端としていることを特徴とする増幅器。
IPC (2件)：
FI (2件)：
G11C 11/34 311
, G11C 11/34 U
