特許
J-GLOBAL ID：200903014745548870
カスコード回路
発明者：
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平9-194857
公開番号（公開出願番号）：特開平11-027061
出願日： 1997年07月04日
公開日（公表日）： 1999年01月29日
要約：
【要約】【課題】カスコード回路において、回路の広帯域化と高出力インピーダンス化が独立に達成できる。また、最低出力信号電圧が0.5V程度まで高出力インピーダンス特性が維持でき、さらに最低動作電源電圧が2V程度とり、且つCMOSIC化に適した回路構成を得る。【解決手段】入力トランジスタ1とドレイン電位を固定するため、ゲート接地されたトランジスタ3と、その負荷用電流源40と、ソース接地されたトランジスタ4と、その負荷であってダイオード接続されたトランジスタ5と、位相補償素子であってトランジスタ4のゲート電極と高位側電源電位VDDに接続される容量50で増幅回路を構成する。この増幅回路からの帰還出力を出力トランジスタ2のゲートに戻す。トランジスタ3のゲート電位を固定するための電圧発生回路をトランジスタ6と定電流源41で構成する。
請求項（抜粋）：
ドレイン電極が出力端子に導出された第1のトランジスタと、ソース電極が前記第1のトランジスタのソース電極と接続され、かつゲート接地された第2のトランジスタと、前記第2のトランジスタのドレイン負荷用電流源と、ドレイン電極が前記第1及び第2のトランジスタのソース電極と接続され、ゲート電極が入力端子に導出され、かつソース接地された第3のトランジスタと、ゲート電極が前記第2のトランジスタのドレイン電極に接続され、かつソース接地された前記第1、第2、第3のトランジスタと逆極性の第4のトランジスタと、前記第4のトランジスタのドレイン負荷であって、かつダイオード接続されるとともにソース接地された第5のトランジスタと、を備え、前記第4のトランジスタのドレイン電極が、前記第1のトランジスタのゲート電極に接続されたことを特徴とするカスコード回路。
IPC (2件)：
FI (2件)：
前のページに戻る
