特許
J-GLOBAL ID：200903014758681226
ラインサーマルヘツド保護回路
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平3-335739
公開番号（公開出願番号）：特開平5-138917
出願日： 1991年11月25日
公開日（公表日）： 1993年06月08日
要約：
【要約】【目的】 種々の異常に対応することができ、エラーの自己復帰が可能で、エラーの復帰後に正常な印字が可能なラインサーマルヘッド保護回路を提供する。【構成】 フリップフロップFF1及びNANDゲートG3は通電制御回路14より出力されるヘッドロード信号S2の変化を検出する。所定時間変化が検出されないと(エラーであると)、カウンタCT1,インバータINV2はエラー信号S6を出力し、リセット信号S8によって通電制御回路14をリセットする。このリセット期間、フリップフロップFF2はエラー信号S5を出力し、ゲートG2の制御端子をHレベルとし、強制的に通電制御信号S1をHレベル、即ち、非通電とする。従って、サーマルヘッドは保護される。
請求項（抜粋）：
ラインサーマルヘッドを用いたサーマルプリンタに用いられるラインサーマルヘッド保護回路において、サーマルヘッドに供給されるヘッドロード信号あるいはヘッドクロック信号の少なくとも一方の変化を検出する変化検出手段と、前記変化検出手段が前記ヘッドロード信号あるいはヘッドクロック信号が所定時間変化しないことを検出した時にエラー信号を出力し、前記ラインサーマルヘッドへの通電を制御する通電制御回路をリセットするリセット手段と、前記通電制御回路がリセットされている期間、前記通電制御回路より前記ラインサーマルヘッドへ供給される通電制御信号を非通電に制御する制御手段とより構成されることを特徴とするラインサーマルヘッド保護回路。
引用特許：
前のページに戻る
