特許
J-GLOBAL ID：200903014762104306
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-031790
公開番号（公開出願番号）：特開平9-232506
出願日： 1996年02月20日
公開日（公表日）： 1997年09月05日
要約：
【要約】【課題】 半導体素子へのダメージを与えずにLSI同士あるいは配線基板へ実装することを可能とする。【解決手段】 第1の半導体チップ1と第2の半導体チップ2の表面同士が絶縁性樹脂5を介して互いに張り合わされ、第1の半導体チップ1および第2の半導体チップ2の素子領域6上に形成された電極3aの面積が素子領域6上以外に形成された電極3bの面積よりも小さくした。これにより、素子領域6上の電極3a上に形成された突起電極4aの高さが素子領域6上以外の電極3b上に形成された突起電極4bの高さよりも低くなり、それゆえ突起電極4a,4bの接合時に、素子領域6上以外の突起電極4bに応力集中が生じ、素子領域6上の突起電極4aに応力集中が生じない構造となる。
請求項（抜粋）：
第1の半導体チップと第2の半導体チップの表面同士が絶縁性樹脂を介して互いに張り合わされ、前記第1の半導体チップの表面上に位置する電極上に形成された突起電極と、前記第2の半導体チップの表面上に位置し前記第1の半導体チップの電極に対応する電極上に形成された突起電極とが電気的に接続された半導体装置であって、前記第1の半導体チップおよび第2の半導体チップの素子領域上に形成された電極の面積が前記素子領域上以外に形成された電極の面積よりも小さいことを特徴とする半導体装置。
IPC (5件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
, H01L 21/60 311
, H01L 21/321
H01L 25/08 B
, H01L 21/60 311 Q
, H01L 21/92 602 Q
