特許
J-GLOBAL ID：200903014766907365
セルベース設計半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-251272
公開番号（公開出願番号）：特開平7-106521
出願日： 1993年10月07日
公開日（公表日）： 1995年04月21日
要約：
【要約】【目的】セルベース設計手法によるLSIの論理回路動作時に発生するノイズによる、電源電位およびGND電位の変動を低減させる。【構成】ゲート端子を電源に、ソース端子をGNDに接続したNチャネルMOSトランジスタと、ゲート端子をGNDに接続したPチャネルMOSトランジスタにより構成されたコンデンサセル3を、自動配置・配線後に発生する配線領域上に配置することにより、バイパスコンデンサをLSI内部に実現する。
請求項（抜粋）：
第1の電源および第2の電源を供給して論理機能動作をし前記論理機能動作時に発生する電源ノイズを実質的になくするよう前記第1および第2の電源間に接続された基本セル容量素子を含んで前記所定の論理機能を有する複数個のファンクションブロックセルを半導体基板上に配列してブロックセルを形成し、このブロックセルを挟むようにまたは囲むように前記半導体基板上に形成する配線領域を配列し、必要に応じて前記ファンクションブロックセル間および前記ブロックセル間を接続し前記配線領域内に配置する複数個の配線パターンを形成することにより所望の回路機能を実現するセルベース設計手法で構成されるセルベース設計半導体集積回路装置において、前記ファンクションブロックセル間または前記ブロックセル間に配列され前記第1および第2の接続される容量素子から成るコンデンサセルを有することを特徴とするセルベース設計半導体集積回路装置。
IPC (3件)：
H01L 27/04
, H01L 21/822
, H01L 21/82
H01L 27/04 H
, H01L 21/82 B
, H01L 27/04 A
