特許
J-GLOBAL ID：200903014791359844
半導体集積回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
三好 秀和
公報種別：公開公報
出願番号（国際出願番号）：特願平5-336551
公開番号（公開出願番号）：特開平7-202001
出願日： 1993年12月28日
公開日（公表日）： 1995年08月04日
要約：
【要約】【目的】 本発明は、マクロセルにクロック信号を供給し易くすると同時に、ディレーやスキューを小さくできる大規模半導体集積回路を提供することを目的とする。【構成】 論理演算機能や記憶機能を有する大規模な回路に同一のクロック信号を外部から受けるクロック入力端子を複数備えて構成される。
請求項（抜粋）：
回路に同一のクロック信号を外部から受けるクロック入力端子を複数備え、それぞれのクロック入力端子は、前記回路の周縁に配置されて、クロック入力端子の電気的特性及びクロック入力端子からクロック信号の供給先までの信号伝搬遅延時間の情報を有してなることを特徴とする半導体集積回路。
FI (2件)：
H01L 21/82 L
, H01L 21/82 W
