特許

J-GLOBAL ID：200903014803476396

遅延回路

発明者： 土屋 主税
出願人/特許権者： 富士通株式会社
代理人 (1件)： 青木 朗 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-237792
公開番号（公開出願番号）：特開平5-075386
出願日： 1991年09月18日
公開日（公表日）： 1993年03月26日
要約：

【要約】【目的】 ディジタル信号及びアナログ信号用遅延回路、特に、半導体素子で製造可能で遅延回路に関し、減衰率が小さく、しかも半導体素子で製造可能であり、また、広信号帯域で長い遅延時間が可能な遅延回路を提供することを目的とする。【構成】 入力信号Vin=V1 に対して1次の低域通過特性出力V2 及び1次の高域通過特性出力V3 を送出するフィルタ段12を設ける。差演算段13は1次の低域通過特性出力V2 と1次の高域通過特性出力V3 との差Vout =V2-V3 を出力信号とする。

請求項（抜粋）：

入力信号(Vin)に対して1次の低域通過特性出力(V2)を送出する低域通過特性フィルタ段(12)と、前記入力信号に対して1次の高域通過特性出力(V3)を送出する高域通過特性フィルタ段(12)と、前記低域通過特性出力と前記高域通過特性出力との差出力を出力信号(Vout )として送出する差演算段(13)と、を具備する遅延回路。