特許
J-GLOBAL ID：200903014808823868
3D電子モジュールを集積的に製造する方法
発明者：
出願人/特許権者：
代理人 (1件)：
木村 高久
公報種別：公表公報
出願番号（国際出願番号）：特願2008-546434
公開番号（公開出願番号）：特表2009-521116
出願日： 2006年12月19日
公開日（公表日）： 2009年05月28日
要約：
本発明は、n個の3Dモジュールの集積的な製造に関する。これは、同一の薄板に1組のn枚のウェーハIを製造する工程であって、この工程をK回繰り返す工程と、その後K枚の薄板を積層する工程と、スライスを相互に接続することを意図しためっきスルーホールを積層体の厚さにかけて形成する工程と、その後n個の3Dモジュールを得るために積層体を切断する工程とを含む。シリコンを含む薄板10は、絶縁基板を形成する電気的絶縁層によって一方の面11が被覆されている。この面は、n個の幾何学的特徴を画定する溝部20を有しており、これらの特徴には前記面に配置された電気的接続パッド2’に接続された電子素子1が設けられている。積層作業の後、溝部に合わせて、薄板の面に垂直にホールを開ける。ホールの大きさは溝部の大きさよりも小さいため、各ウェーハ10のシリコンはホールの側壁から樹脂により絶縁される。【選択図】 図2
請求項（抜粋）：
n個の電子モジュールを製造する方法であって、nが1よりも大きい整数であり、モジュールがK枚の電子ウェーハの積層体を備え、ウェーハi(iは1〜Kの範囲である)が絶縁基板に少なくとも1つの電子素子を備え、前記K枚のウェーハが前記積層体の側面に配置された導体によって電気的に相互に連結された方法において、
前記製造が集積的なものであり、
ウェーハi毎に、
A1)厚さeiの薄い電気的絶縁層によって一方の面が被覆され、この面に幅L1でありeiよりも深くep+eiよりも浅い深さの溝部を有する基板を形成するシリコンを含む厚さepの同一の平らな薄いシートに、1組のn枚のウェーハiを製造する工程であって、これらの溝部が少なくともn個の幾何学的パターンを画定し、各パターンには前記面に配置された電気的接続端子に接続された少なくとも1つのシリコン電子素子が設けられ、前記端子が少なくとも溝部まで延長した電気的接続要素に連結され、前記溝部および前記接続要素の交点にホール開口領域が設けられ、この領域の横断寸法がL1よりも小さく、前記素子が前記溝部をも埋める絶縁樹脂により被覆された工程と、
B1)前記溝部の前記樹脂を露出するように前記シートの他方の面を平面研削することにより薄膜化する工程とを含む第1の工程と、
A2)前記第1の工程を完了した際に得られたK個の組を、前記開口領域を実質的に上下に重ね合わせるように、積層し組み立て、
B2)前記シリコンが前記ホールの側壁から前記樹脂によって絶縁されるように、前記樹脂に、横断寸法がL1よりも小さいホールを、前記開口領域に垂直な積層体の全体の厚さにかけてシートの面に垂直に開け、
C2)前記ホールの前記側壁を金属被覆し、
D2)前記n個の電子モジュールを得るために前記積層体を前記溝部に沿って切断する第2の工程とを含むことを特徴とする方法。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
