特許
J-GLOBAL ID:200903014816540107

半導体基体及びその作製方法

発明者:
出願人/特許権者:
代理人 (1件): 福森 久夫
公報種別:公開公報
出願番号(国際出願番号):特願平4-046302
公開番号(公開出願番号):特開平5-217827
出願日: 1992年01月31日
公開日(公表日): 1993年08月27日
要約:
【要約】【目的】 本発明は、絶縁層上に高品質な単結晶Si層を有する半導体基体を、高生産的、かつ低価格で形成できる作製方法を提供することを目的とする。【構成】 シリコン単結晶からなる第1の基体の全体を多孔質層15とする多孔質化工程と、該多孔質層をシリコンの単結晶性を残して酸化する酸化工程と、該多孔質層上に非多孔質シリコン単結晶層12を形成する単結晶層形成工程と、該非多孔質シリコン単結晶層12表面を、表面に絶縁層を有する第2の基体13に貼り合わせる、ないしは該非多孔質シリコン単結晶層表面に絶縁物層を形成した後、該絶縁層表面を第2の基体に貼り合わせる、貼り合わせ工程と、化学エッチング液により前記多孔質層14(15)を選択的に除去するエッチング工程とを少なくとも有することを特徴とする。
請求項(抜粋):
シリコン単結晶からなる第1の基体の全体を多孔質層とする多孔質化工程と、該多孔質層をシリコン単結晶の単結晶性を残して酸化する酸化工程と、該多孔質層上に非多孔質シリコン単結晶層を形成する単結晶層形成工程と、該非多孔質シリコン単結晶層表面を、絶縁層を介して第2の基体に貼り合わせる貼り合わせ工程と、化学エッチング液により前記多孔質層を選択的に除去するエッチング工程とを少なくとも有することを特徴とする半導体基体の作製方法。
IPC (2件):
H01L 21/02 ,  H01L 27/12

前のページに戻る