特許

J-GLOBAL ID：200903014846976791

半導体装置及び製造方法

発明者： 深田 晋一
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平10-066492
公開番号（公開出願番号）：特開平11-265890
出願日： 1998年03月17日
公開日（公表日）： 1999年09月28日
要約：

【要約】【課題】 Cu/Ta積層構造のCMPを容易にし、かつ下地との接着性の良いCu配線を得る。【解決手段】 基板1上に開口部を有する絶縁膜2を形成し、この開口部にチタン膜3及びタンタル膜4を積層してバリア膜を形成し、その後銅配線5を形成する。【効果】 銅配線と、チタン膜とタンタル膜からなるバリア層とを一括して1回のCMP工程で研磨除去することが可能となり、工程が短縮化される。また、基板とバリア膜との接着性も向上される。

請求項（抜粋）：

基体上に開口部が形成された絶縁膜と、前記開口部の底部から側部にかけて形成されたチタンを主成分とする膜と、前記チタンを主成分とする膜上に、前記開口部の底部から側部にかけて形成されたタンタルを主成分とする膜と、前記開口部内で、前記タンタルを主成分とする膜上に形成された銅膜とを有することを特徴とする半導体装置。

IPC (4件)：

H01L 21/3205 ,  H01L 21/28 301 ,  H01L 21/304 622 ,  H01L 21/768

FI (4件)：

H01L 21/88 R ,  H01L 21/28 301 R ,  H01L 21/304 622 X ,  H01L 21/90 A