特許

J-GLOBAL ID：200903014861352648

半導体装置およびその製造方法

発明者： 沼野 正訓 ,  宮下 守也
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平8-177678
公開番号（公開出願番号）：特開平10-022289
出願日： 1996年07月08日
公開日（公表日）： 1998年01月23日
要約：

【要約】 (修正有)【課題】 SOI基板を用いた半導体装置の製造工程で、シリコン単結晶活性層領域に取り込まれた金属不純物を除去し、素子形成時のリーク不良を防止する。【解決手段】 半導体基板1上に誘電体分離4された活性層領域3を形成した後に、前記活性層領域表面に金属不純物が加熱時に通過可能な薄い酸化膜5を形成し、その薄い酸化膜5の表面にポリシリコン膜6等の金属不純物20のゲッタサイトを形成する。この後前記半導体基板1を加熱して前記金属不純物を前記ポリシリコン膜等に拡散、ゲッタリングし、前記活性層領域3の前記金属不純物を取り除き、その後に前記ポリシリコン膜、前記薄い酸化膜を除去する。

請求項（抜粋）：

表面に半導体素子を形成する単結晶活性層領域と、前記単結晶活性層領域の裏面に形成された分離酸化膜とを具備し、前記単結晶活性層領域が、その表面に酸化膜が形成され、前記酸化膜上にシリコンを含む多結晶膜ないし非晶質膜が形成され、熱処理され、前記シリコンを含む多結晶膜ないし非晶質膜、および、前記酸化膜が除去され、前記単結晶活性層領域表面が露出されることにより形成されたものであることを特徴とする半導体装置。

IPC (3件)：

H01L 21/322 ,  H01L 27/12 ,  H01L 29/786

FI (3件)：

H01L 21/322 P ,  H01L 27/12 Z ,  H01L 29/78 621