特許
J-GLOBAL ID：200903014880242896
ポリシング制御方式
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-323927
公開番号（公開出願番号）：特開平6-177903
出願日： 1992年12月03日
公開日（公表日）： 1994年06月24日
要約：
【要約】【目的】 ATM通信方式に於けるセルのトラヒックを監視するポリシング制御方式に関し、CATM回路の容量を削減する。【構成】 論理パス対応にCATM回路1,比較回路2,VPIフィルタ3,X/M進カウンタ4等からなるVPI対応部6-1〜6-nを備え、判定対象セルをVPIフィルタ3により抽出して、X/M進カウンタ4をカウントアップさせ、X/Mカウント毎に、即ち、ポリシング申告値に基づいた規定値Xの1/Mの到着セル数毎に、CATM回路1に到着時刻又は到着間隔を書込む。CATM回路1による規定値Xのセル数が到着した時の時間間隔が規定時間を超えたか否かを比較回路2により比較し、規定時間を超えている場合の違反セル判定情報を廃棄制御部5に加えて、到着セルを廃棄する。
請求項（抜粋）：
非同期転送モード通信方式に於ける加入者からのポリシング申告値に基づいて規定時間内に到着するセル数を規定する規定値を定め、セルの到着時刻又はセルの到着間隔を記憶するCATM回路(1)を備え、判定対象のセルの到着時刻と、該判定対象のセルの前記規定値の個数前のセルの到着時刻との時間間隔が前記規定時間未満の時に、該判定対象となるセルを前記ポリシング申告値に対する違反セルと判定するポリシング制御方式に於いて、前記CATM回路(1)は、前記セルの到着時刻又はセルの到着間隔を、前記規定値より少ない所定数毎に記憶する構成としたことを特徴とするポリシング制御方式。
引用特許：
前のページに戻る
