特許

J-GLOBAL ID：200903014883433005

半導体装置

発明者： 井上 大介 ,  小泉 徹
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平11-304291
公開番号（公開出願番号）：特開2001-127300
出願日： 1999年10月26日
公開日（公表日）： 2001年05月11日
要約：

【要約】【課題】 簡単にMTCMOS回路技術を実現し、低電力化、ノイズの低減化を図る。【解決手段】 基体1上に絶縁層2を介して半導体層を有し、半導体層に電界効果トランジスタからなる回路を有する半導体装置において、回路が複数のブロックから成り、複数のブロックのうちの所望の一又は二以上のブロック下に、絶縁層2を介して電極3を設ける、又は複数のブロックのうちの所望の一又は二以上のブロック内の一導電型の電界効果トランジスタ下に、絶縁層を介して電極を設ける。

請求項（抜粋）：

基体上に絶縁層を介して半導体層を有し、該半導体層に電界効果トランジスタからなる回路を有する半導体装置において、前記回路が複数のブロックから成り、該複数のブロックのうちの所望の一又は二以上のブロック下に、前記絶縁層を介して電極を設けたことを特徴とする半導体装置。

IPC (6件)：

H01L 29/786 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/08 331 ,  H01L 27/12 ,  H01L 29/41

FI (7件)：

H01L 27/08 331 E ,  H01L 27/12 L ,  H01L 29/78 617 N ,  H01L 27/08 321 B ,  H01L 29/44 B ,  H01L 29/78 613 A ,  H01L 29/78 626 C

Fターム (38件)：

4M104AA01 ,  4M104AA09 ,  4M104AA10 ,  4M104BB01 ,  4M104BB18 ,  4M104BB40 ,  4M104CC01 ,  4M104CC05 ,  4M104DD16 ,  4M104DD43 ,  4M104FF06 ,  4M104FF31 ,  4M104GG10 ,  4M104HH20 ,  5F048AB03 ,  5F048AB10 ,  5F048AC04 ,  5F048BA09 ,  5F048BA16 ,  5F048BB15 ,  5F048BB19 ,  5F048BC11 ,  5F048BG07 ,  5F110AA08 ,  5F110AA09 ,  5F110AA30 ,  5F110BB04 ,  5F110CC02 ,  5F110DD03 ,  5F110DD05 ,  5F110DD13 ,  5F110EE04 ,  5F110EE08 ,  5F110EE22 ,  5F110EE30 ,  5F110GG02 ,  5F110GG12 ,  5F110QQ17