特許
J-GLOBAL ID：200903014919309314
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-380877
公開番号（公開出願番号）：特開2002-184783
出願日： 2000年12月14日
公開日（公表日）： 2002年06月28日
要約：
【要約】【課題】バイポーラトランジスタの製造において低損傷プロセスで引き出しベース電極とエピタキシャルシリコン層を簡便に接続させる。【解決手段】ベース〜エミッタ部形成時、シリコン酸化膜11のドライエッチングを途中で止め、その後ウエットエッチングすることで、エピタキシャルシリコン層3表面のエッチングによるダメージをなくし、また、超高真空(1×10-4〜1×10-5Pa)の下に加熱することで、引き出しベース電極であるポリシリコン膜12の変形が高められ、自己整合によりエピタキシャルシリコン層3と接続させることができる。そして、エピタキシャルシリコン層3に接触する接触部分18に関して、上述したウエットエッチングにより、庇の構造を形成するため、ベース電極部との接触面積が大きくベース抵抗が低減する。
請求項（抜粋）：
半導体基板上にコレクタ領域となる第1導電型の半導体層を形成し、前記半導体層上に第1の絶縁層、第2導電型の引き出しベース電極および第2の絶縁層をこの順に形成する工程と、前記第2の絶縁層と引き出しベース電極とを選択的にドライエッチングしスルーホールを形成し、引き続いて、前記第1の絶縁層を膜厚の途中までドライエッチングする工程と、前記ドライエッチング後にウェットエッチングを施し前記スルーホール部に残存する第1の絶縁層を除去すると共に前記引き出しベース電極下の第1の絶縁層をサイドエッチする工程と、加熱により前記引き出しベース電極を変形させ前記サイドエッチの領域において前記半導体層に接続させる工程と、前記スルーホールを通して第2導電型の不純物をドープして前記半導体層の表面にベース領域を形成する工程と、前記引き出しベース電極の側面に側壁絶縁層を形成し、前記側壁絶縁層の内側のスルーホールを通して第1導電型の不純物をドープしてエミッタ領域を形成する工程と、前記スルーホール内にエミッタ電極を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
Fターム (22件)：
5F003AP04
, 5F003BA12
, 5F003BA13
, 5F003BA27
, 5F003BA97
, 5F003BB05
, 5F003BB06
, 5F003BB07
, 5F003BB08
, 5F003BC08
, 5F003BE07
, 5F003BF06
, 5F003BH06
, 5F003BM01
, 5F003BP00
, 5F003BP06
, 5F003BP11
, 5F003BP41
, 5F003BP42
, 5F003BP94
, 5F003BP96
, 5F003BS04
