特許
J-GLOBAL ID：200903014922808399
半導体不揮発性記憶装置およびその製造方法
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平5-174782
公開番号（公開出願番号）：特開平7-078893
出願日： 1993年06月22日
公開日（公表日）： 1995年03月20日
要約：
【要約】【構成】 素子分離領域39に設ける素子分離絶縁膜と、半導体基板に設けるトンネル酸化膜と窒化シリコン膜とトップ酸化膜からなるメモリゲート絶縁膜25と、メモリゲート絶縁膜に隣接して設けるMOSゲート絶縁膜と、メモリゲート絶縁膜とMOSゲート絶縁膜との上に設けるゲート電極29と、ゲート電極の整合した領域に設ける高濃度領域31とを備え、メモリゲート絶縁膜は素子分離絶縁膜上に窒化シリコン膜21とトップ酸化膜23との非形成領域である切断領域41を設ける半導体不揮発性記憶装置およびその製造方法。【効果】 素子分離領域に切断領域を設けている。このためゲート電極に電圧が印加されても、素子分離領域は窒化シリコン膜が形成されていないために、素子分離領域には電荷が蓄積されることは発生しない。この結果、素子分離領域に蓄積された電荷に起因する素子領域間のリーク電流の発生を防止できる。
請求項（抜粋）：
半導体基板に設ける素子領域の周囲の素子分離領域に設ける素子分離絶縁膜と、半導体基板に設けるトンネル酸化膜と窒化シリコン膜とトップ酸化膜とからなるメモリゲート絶縁膜と、メモリゲート絶縁膜に隣接して設けるMOSゲート絶縁膜と、メモリゲート絶縁膜とMOSゲート絶縁膜との上に設けるゲート電極と、ゲート電極の整合した領域に設ける高濃度領域とを備え、メモリゲート絶縁膜は素子分離絶縁膜上に窒化シリコン膜とトップ酸化膜との非形成領域である切断領域とを設けることを特徴とする半導体不揮発性記憶装置。
IPC (3件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
