特許
J-GLOBAL ID：200903014987920080
薄膜トランジスタ及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-251503
公開番号（公開出願番号）：特開平7-106578
出願日： 1993年10月07日
公開日（公表日）： 1995年04月21日
要約：
【要約】【目的】 この発明の目的は、広い基板に適用でき、セルフアライン型のTFTに適用でき、安価に製造できる薄膜トランジスタを提供することにある。【構成】 薄膜トランジスタ1(TFT)は、透明絶縁基板2上に形成される。TFTは、基板上に配置されるゲ-ト電極4と、ゲ-ト電極の上面側に絶縁層6を介して配置されるとともにソ-ス領域3、ドレイン領域7及びチャネル領域5を有する半導体層8と、チャネル領域をマスクするように配置されるチャネルストッパ-層10と、を備え、ソ-ス、ドレイン、及びチャネル領域に接触してド-パント層16が設けられ、TFTの上面或いは下面側から放射線が照射され、ソ-ス領域及びドレイン領域が選択的に加熱され、ド-パント層から各領域にド-パントが拡散される。拡散が終了すると、ド-パント層が除去され、ソ-ス及びドレイン電極12、14が蒸着される。
請求項（抜粋）：
ソ-ス領域、ドレイン領域、及びチャネル領域を有する半導体層と、上記半導体層の一面側に設けられたゲ-ト電極と、上記半導体層の他面側において上記チャネル領域上に設けられたチャネルストッパ-層と、上記ソ-ス領域及びドレイン領域にそれぞれ接触して設けられたソ-ス電極及びドレイン電極と、を備え、上記ソ-ス領域及びドレイン領域は、ド-パントを含み上記ソ-ス電極及びドレイン電極を形成する前に除去されるド-パント層を上記半導体層の他面上及び上記チャネルストッパ-層上に形成し、上記チャネルストッパ-層により上記チャネル領域への放射線の照射を遮断した状態で上記半導体層の他面側から上記半導体層に放射線を照射して上記ソ-ス領域及びドレイン領域を選択的に加熱することにより上記ド-パント層から拡散された上記ド-パントを含有していることを特徴とする薄膜トランジスタ。
IPC (2件)：
H01L 29/786
, H01L 21/336
