特許

J-GLOBAL ID：200903014999437334

半導体記憶装置の動作制御方法、半導体記憶装置およびこれを用いたマイクロコンピュータ

発明者： 志波 和佳 ,  藤田 紀
出願人/特許権者： 株式会社日立製作所 ,  日立北海セミコンダクタ株式会社
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平7-167778
公開番号（公開出願番号）：特開平9-022598
出願日： 1995年07月04日
公開日（公表日）： 1997年01月21日
要約：

【要約】【目的】 誤動作の要因となる書き込み時または読み出し時における非選択セルのリーク電流が防止できる半導体記憶装置の動作制御技術を提供する。【構成】 ゲートG、ソースSおよびドレインDの各電極を有するトランジスタ1素子によって1つのフラッシュ消去型のメモリセルが構成されるフラッシュメモリ(EEPROM)であって、書き込み動作時には、選択されたメモリセルに対してゲートGとドレインDに電圧VG 、VD をそれぞれ印加し、ソースSおよびPsub5、Nwell6を接地し、Pwell7に負電圧-VB による基板バイアスを印加して、浮遊ゲート1にホット・エレクトロンを注入し、しきい値電圧を上昇させて書き込みを行う。一方、非選択のメモリセルについてはチャネル電流の発生がないために、選択されたメモリセルに書き込みに充分な電流が流れる。

請求項（抜粋）：

基板上に複数のメモリセルが搭載されている半導体記憶装置の動作制御方法であって、前記複数のメモリセルのそれぞれに対する動作制御を行う場合に、前記複数のメモリセルを任意に選択し、この選択されたメモリセルに対する動作制御を前記基板のバックバイアス状態において行うことを特徴とする半導体記憶装置の動作制御方法。

IPC (5件)：

G11C 16/06 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (5件)：

G11C 17/00 510 A ,  G11C 17/00 520 A ,  G11C 17/00 530 B ,  H01L 27/10 434 ,  H01L 29/78 371