特許
J-GLOBAL ID：200903015006095499
半導体レーザ
発明者：
,
出願人/特許権者：
代理人 (3件)：
光石 俊郎
, 田中 康幸
, 松元 洋
公報種別：公開公報
出願番号（国際出願番号）：特願2005-216976
公開番号（公開出願番号）：特開2007-035924
出願日： 2005年07月27日
公開日（公表日）： 2007年02月08日
要約：
【課題】 製造工程のハンドリング中などにおいて、電気的過剰ストレスに曝されても、ダメージを受けにくい半導体レーザを提供する。【解決手段】 活性層1などのメサ状に加工された部分の両側において第1の埋込み層5が形成される半導体基板9の面の一部分に段差を形成することにより、半導体基板9の第1の埋込み層5側に凸の面9a,9b,9cのエッジ9a-1,9b-1,9b-2,9c-1と、第2の埋込み層6の第1の埋込み層5側に凸の面6a,6bのエッジ6a-1,6a-2,6b-1,6b-2との間のエッジ間部分13a,13b,13b,13dにおける第1の埋込み層5の膜厚d1を、第1の埋込み層5の前記エッジ間部分13a,13b,13b,13d以外の部分の膜厚d2よりも薄くする。或いは、第1の埋込み層の一部分の膜厚を、第1の埋込み層の一部分以外の部分の膜厚よりも薄くしてなる、薄膜部分を、第1の埋込み層に設ける。【選択図】 図1
請求項（抜粋）：
半導体基板と、この半導体基板の上に形成された第1のSCH層と、この第1のSCH層の上に形成された活性層と、この活性層の上に形成された第2のSCH層と、この第2のSCH層の上に形成されたカバー層とがメサ形状に加工された部分、或いは、半導体基板と、この半導体基板の上に形成された活性層と、この活性層の上に形成されたカバー層とがメサ形状に加工された部分、或いは、半導体基板と、この半導体基板の上に形成された第1のSCH層と、この第1のSCH層の上に形成された活性層と、この活性層の上に形成された第2のSCH層と、この第2のSCH層の上に形成されたカバー層と、前記第2のSCH層と前記カバー層との間に形成したグレーティング層とがメサ形状に加工された部分と、
前記メサ形状に加工された部分の両側において前記半導体基板の上に形成された第1の埋込み層と、
この第1の埋込み層の上に形成された第2の埋込み層と、
この第2の埋込み層と前記カバー層との上に形成されたクラッド層と、
このクラッド層の上に形成されたキャップ層と、
このキャップ層側に設けられた第1の電極と、
前記半導体基板側に設けられた第2の電極とを有し、
前記第1の電極と前記第2の電極との間に順バイアスの電圧が印加されたとき、前記第1の埋込み層と前記第2の埋込み層とからなるpn接合部には逆バイアスの電圧が印加され、且つ、前記第1の電極と前記第2の電極との間に逆バイアスの電圧が印加されたとき、前記半導体基板と前記第1の埋込み層とからなるpn接合部には逆バイアスの電圧が印加されるように構成された埋込み構造の半導体レーザにおいて、
前記メサ状に加工された部分の両側において前記第1の埋込み層が形成される前記半導体基板の面の1箇所又は複数箇所の部分に段差を形成することにより、前記半導体基板の前記第1の埋込み層側に凸の面のエッジと、前記第2の埋込み層の前記第1の埋込み層側に凸の面のエッジとの間のエッジ間部分における前記第1の埋込み層の膜厚を、前記第1の埋込み層の前記エッジ間部分以外の部分の膜厚よりも薄くしたことを特徴とする半導体レーザ。
IPC (1件)：
FI (1件)：
Fターム (6件)：
5F173AA22
, 5F173AA48
, 5F173AF84
, 5F173AF92
, 5F173AH14
, 5F173AR99
