特許
J-GLOBAL ID：200903015011492790
入力データ信号とクロック信号との同期方法とデータシステム
発明者：
出願人/特許権者：
代理人 (1件)：
三俣 弘文
公報種別：公開公報
出願番号（国際出願番号）：特願平5-222305
公開番号（公開出願番号）：特開平6-188727
出願日： 1993年08月16日
公開日（公表日）： 1994年07月08日
要約：
【要約】【目的】 PLLのループ利得をほぼ一定にする方法を提供する。【構成】 位相同期ループ10のループ利得は入力データ信号の遷移に制御可能に応答させることができる。位相検出器14とループ濾波器18の間に配置されたチャージポンプ16はループ濾波器に位相-振幅変調電流パルスを供給する。このパルスの振幅はデータ遷移密度に関連する。
請求項（抜粋）：
入力データ信号をクロック信号に同期させる位相同期ループ(PLL)システムにおいて、(a) データ信号遷移間で生じるクロック信号遷移の数を計数するステップと、(b) 前記計数ステップ(a) に応答して、前記システムのループ利得を変更するステップとを特徴とする入力データ信号とクロック信号との同期方法。
IPC (3件)：
H03L 7/08
, H03L 7/093
, H04L 7/033
H03L 7/08 M
, H03L 7/08 E
, H04L 7/02 B
