特許
J-GLOBAL ID：200903015024917528
D-Aコンバータ装置及びその較正方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
加藤 紘一郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-314064
公開番号（公開出願番号）：特開平5-259910
出願日： 1992年10月29日
公開日（公表日）： 1993年10月08日
要約：
【要約】 (修正有)【目的】 D-Aコンバータから直流オフセットを除去する。【構成】 デルタ-シグマ変調器(44)の出力は1ビットD-Aコンバータ(48)へ入力され、そのアナログ出力がアナログ・ローパス・フィルタ(50)によりフィルタリングされる。較正時、較正済みのA-Dコンバータ(22)は、マルチプレクサ(58)を介して0が入力された状態で、D-Aコンバータのアナログ出力を受ける。A-Dコンバータの出力はデルタ-シグマ変調器及びアナログ・ローパス・フィルタの固有の誤差を表わすが、これは暫定オフセット・レジスタ(62)へ蓄積されついで、オフセット・レジスタ/ラッチ回路(56)の内容は、インターポレーションの回路の出力に加算されてデルタ-シグマ変調器へ入力される。較正にインターポレーション回路を用いることにより、そのゲインをレジスタ/ラッチ回路に蓄積された値で補償することができる。
請求項（抜粋）：
デジタル入力でデジタル入力信号を受けてそのデジタル値に対応するアナログ出力レベルのアナログ出力信号を出力する、固有の誤差を持ったD-Aコンバータと、デジタル入力における所与のデジタル入力値に対するオフセット値だけアナログ出力レベルをオフセットする回路と、較正モードで作動されると較正信号の発生に応答して前記オフセット値を求める較正回路とより成り、前記較正回路はデジタル入力信号を強制的に所定の較正デジタル入力信号にする回路と、所定の較正デジタル入力信号がD-Aコンバータへ入力されるとこのD-Aコンバータが出力するアナログ出力信号のアナログ出力レベルを求める回路と、アナログ入力でこの所定のアナログ出力レベルを受けるA-Dコンバータとよりなり、前記A-Dコンバータの出力は前記オフセット値のデジタル・ワードであり、このオフセット値は前記所定の較正デジタル入力信号にD-Aコンバータの固有誤差を加えたものに相当し、オフセット回路がこのオフセット値を利用することを特徴とする較正システムを組み込んだD-Aコンバータ装置。
IPC (3件)：
H03M 1/10
, H03H 17/02
, H03M 3/02
