特許
J-GLOBAL ID：200903015027836669
アイリス制御回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平3-240520
公開番号（公開出願番号）：特開平5-056340
出願日： 1991年08月27日
公開日（公表日）： 1993年03月05日
要約：
【要約】【目的】CCD撮像素子の出力信号をディジタル化して処理する場合に、ディジタル信号処理回路のビット数を削減し、回路規模の縮小を図る。【構成】CCD撮像素子1の出力信号をディジタル化し、このCCD撮像素子1の出力信号レベルを検出し、コンパレータ8でマスタペデスタルレベルからリファレンスレベルを減じた値と、CCD撮像素子1の出力信号レベルとを比較して、アイリス制御を行う。マスタペデスタルベルを加算する前の撮像信号レベルを比較しているので、ディジタル信号処理回路のビット数が減少し、回路規模を縮小できる。
請求項（抜粋）：
撮像素子の出力信号をディジタル信号に変換するA/Dコンバータと、上記A/Dコンバータの出力信号レベルを検出するレベル検出手段と、上記A/Dコンバータの出力信号にマスタペデスタルレベルを加算する加算手段と、上記マスタペデスタルレベルから、所定の輝度レベルに設定するための基準となるリファレンスレベルを減算する減算手段と、上記レベル検出手段の出力と、上記減算手段の出力とを比較する比較手段とを備え、上記比較手段の出力に応じて、アイリスの開閉を制御するようにしたアイリス制御回路。
IPC (3件)：
H04N 5/238
, G03B 7/10
, H04N 5/225
