特許
J-GLOBAL ID：200903015035211520
映像信号処理回路
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平5-212209
公開番号（公開出願番号）：特開平7-050808
出願日： 1993年08月04日
公開日（公表日）： 1995年02月21日
要約：
【要約】【目的】 少なくともメモリ及び係数回路を含む帰還ループを有し、デジタル化された映像信号を処理する映像信号処理回路において、係数回路の演算結果による小数点以下のビットが切り捨てられないようにする。【構成】 メモリ23a,23bと係数回路24が帰還ループを形成するように構成し、入力端子20に供給されたNビットのデジタル映像信号と係数回路24を経た映像信号とを減算回路27によって演算して、この演算結果をサンプル当たりのビット数がNビットよりも大としたメモリ23a,23bに帰還するように構成した。
請求項（抜粋）：
サンプル当たりNビットにデジタル化された映像信号が入力されて、少なくともメモリ及び係数回路を含む帰還ループを有する映像信号処理回路において、前記メモリは、前記係数回路を経て少なくとも帰還した映像信号を、サンプル当たりのビット数がNビットより大なる映像信号として書き込むように構成されていることを特徴とする映像信号処理回路。
IPC (3件)：
H04N 5/93
, H04N 5/205
, H04N 9/87
