特許
J-GLOBAL ID：200903015046666510
シリアルデータ通信の受信クロック生成回路
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平7-061602
公開番号（公開出願番号）：特開平8-237241
出願日： 1995年02月27日
公開日（公表日）： 1996年09月13日
要約：
【要約】【目的】 スタートビット幅が変動しても正常に受信できる受信クロック生成回路を提供する。【構成】 スタートビット前縁検出部1、スタートビット判定部2、タイミング信号生成部3、受信クロック生成部4で構成し、スタートビットを検出することにより、スタートビット、データビットをサンプリングするために、それぞれのビットで適切なサンプリングタイミングを持つ受信クロックの生成が可能になり、スタートビットとデータビットの幅が異なる場合でも、正常にデータを受信できるようになる。
請求項（抜粋）：
シリアルデータ通信の受信部において、スタートビットの前縁を検出するスタートビット前縁検出部と、このスタートビット前縁検出部からの信号と基本クロック信号をもとにタイミング信号を生成するタイミング信号生成部と、このタイミング信号生成部からのタイミング信号をもとにスタートビットのみを検出するスタートビット判定部と、このスタートビット判定部からのスタートビット信号と前記タイミング信号生成部からのタイミング信号からシリアルデータをサンプリングする受信クロックを生成する受信クロック生成部を有することを特徴とするシリアルデータ通信の受信クロック生成回路。
IPC (2件)：
FI (2件)：
H04L 7/04 A
, H04L 25/40 E
