特許
J-GLOBAL ID：200903015048935543

改良された消去方法に立脚した一層高いプログラムVTおよび一層高速なプログラム速度

発明者：
ダーリーン ジー. ハミルトン

ダーリーン ジー. ハミルトン について

, 
ナーベー ダーハコビアン

ナーベー ダーハコビアン について

, 
ジャネット エス. ワイ. ワン

ジャネット エス. ワイ. ワン について

, 
クラチェット タンパイロ

クラチェット タンパイロ について


出願人/特許権者：
アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド について


代理人 (3件)： 鈴木 正剛 ,  佐野 良太 ,  村松 義人
公報種別：公表公報
出願番号（国際出願番号）：特願2002-570242
公開番号（公開出願番号）：特表2004-529448
出願日： 2001年11月01日
公開日（公表日）： 2004年09月24日
要約：
実質的に高いΔVTでプログラムすることで、デュアルビットメモリセルのメモリアレイ(68)のノーマルビットをプログラムするための方法およびシステムが提供される。実質的に高くなったVTは、ストレスおよび/または相当な時間数にわたる顧客の操作を保証する。さらに、プログラム時に実質的に高いゲートおよびドレイン電圧を用いることで、電荷損失をひどくすることなくプログラム時間が短く維持される。プログラム・消去サイクルの間にシングルビットの動作の電荷損失を判断する方法論が得られる。次に、サイクル処理およびストレス下で電荷損失を利用して、コマンドロジック(64)およびステートマシン(65)にプログラムするのに適したΔVTを判断する。
請求項（抜粋）：
少なくとも1ビットのドレイン(32、34)への電圧印加と少なくとも1ビットのゲート(89、90、92、94)への電圧印加とを並行して行うことで、少なくとも1ビットにプログラムパルスを印加するステップと、 少なくとも1ビットのΔVTを2.0から3.0ボルトの範囲内で検証するステップと、 少なくとも1ビットのΔVTが2.0から3.0ボルトの範囲内になるまでプログラムパルスを印加するステップを繰り返すステップとを含む、ONOデュアルビットメモリセル(10、82、84、86、88)のビットをプログラムする方法。
IPC (7件)：
G11C16/02 ,  G11C16/04 ,  G11C29/00 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792
FI (9件)：
G11C17/00 611E ,  G11C29/00 652 ,  G11C17/00 641 ,  G11C17/00 622Z ,  G11C17/00 612B ,  G11C17/00 601Z ,  G11C17/00 611A ,  H01L27/10 434 ,  H01L29/78 371
Fターム (33件)：
5B025AC04 ,  5B025AD04 ,  5B025AD05 ,  5B025AD09 ,  5B025AD16 ,  5B025AE09 ,  5F083EP18 ,  5F083EP22 ,  5F083EP64 ,  5F083EP65 ,  5F083EP69 ,  5F083EP70 ,  5F083ER02 ,  5F083ER05 ,  5F083ER06 ,  5F083ER22 ,  5F083ER27 ,  5F083ER30 ,  5F083GA30 ,  5F083KA08 ,  5F083ZA21 ,  5F101BA45 ,  5F101BB02 ,  5F101BC11 ,  5F101BD10 ,  5F101BD15 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BE20 ,  5F101BF05 ,  5L106AA10 ,  5L106DD35
引用特許：
出願人引用 (1件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM