特許

J-GLOBAL ID：200903015054563291

半導体装置の製造方法

発明者： 宇野 彰人
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 池内 寛幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-176260
公開番号（公開出願番号）：特開平9-027553
出願日： 1995年07月12日
公開日（公表日）： 1997年01月28日
要約：

【要約】【目的】 本発明は従来に比して少ない工程数でもって、互いに異なるしきい値電圧(Vth)を持つ複数のFETが形成された半導体装置を製造することができる半導体装置の製造方法を提供することを目的とする。【構成】 p型シリコン基板1表面のp-well3a内のNchTr.1及びNchTr.4が形成されるべき領域を除く領域にフォトレジストパターン6aを形成し、このフォトレジストパターン6aをマスクにB+を50KeV, 1.0×1012cm-2の注入条件でNchTr.1及びNchTr.4が形成されるべき領域に注入した後、基板1表面のp-well3a内のNchTr.2及びNchTr.4が形成されるべき領域を除く領域にフォトレジストパターン7aを形成し、このフォトレジストパターン7aをマスクにB+を50KeV, 1.5×1012cm-2の注入条件でNchTr.2及びNchTr.4が形成されるべき領域に注入する。

請求項（抜粋）：

半導体基板の第1導電型基板領域内における第2導電型チャネルFET(field effect transistor)が形成されるべき領域に不純物イオンを注入する工程を複数回実行し、前記第1導電型基板領域内にそのしきい値電圧(Vth)が互いに異なる複数の第2導電型チャネルFETを形成する半導体装置の製造方法であって、前記複数回のイオン注入工程の各工程は、前記第1導電型基板領域内の複数領域にその他の工程とは異なる個別のイオン注入条件によってイオン注入する工程であり、かつ、前記各工程において前記不純物イオンが注入される前記複数領域は、前記その他の工程において前記不純物イオンが注入される前記複数領域のうちのいずれかに重複する領域と、いずれにも重複しない領域とからなることを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/265 ,  H01L 29/78

FI (3件)：

H01L 27/08 102 B ,  H01L 21/265 F ,  H01L 29/78 301 H