特許

J-GLOBAL ID：200903015063780084

液晶表示装置の製造方法

発明者： 田中 祐二
出願人/特許権者： 鹿児島日本電気株式会社
代理人 (1件)： 畑 泰之
公報種別：公開公報
出願番号（国際出願番号）：特願平11-037429
公開番号（公開出願番号）：特開2000-235196
出願日： 1999年02月16日
公開日（公表日）： 2000年08月29日
要約：

【要約】【課題】 工程数を増やすことなく断線個所のリペアを可能にした液晶表示装置の製造方法を提供する。【解決手段】 マトリクス状に薄膜トランジスタ素子が配置され、行方向にゲート配線2が、列方向にドレイン配線4が夫々形成された液晶表示装置の製造方法において、前記薄膜トランジスタ素子のソース電極11と画素電極9とを接続するためのコンタクトホール10を形成する際、同時にドレイン配線4の断線個所7を接続するためのスルーホール8を形成するものであり、更に、前記画素電極9を形成する際、同時に前記ドレイン配線4の断線個所7を前記スルーホール8を介して接続する接続部6を形成することを特徴とするものである。

請求項（抜粋）：

マトリクス状に薄膜トランジスタ素子が配置され、行方向にゲート配線が、列方向にドレイン配線が夫々形成された液晶表示装置の製造方法において、前記薄膜トランジスタ素子のソース電極と画素電極とを接続するためのコンタクトホールを形成する際、同時にドレイン配線の断線個所を接続するためのスルーホールを形成することを特徴とする液晶表示装置の製造方法。

IPC (2件)：

G02F 1/136 500 ,  G02F 1/1343

FI (2件)：

G02F 1/136 500 ,  G02F 1/1343

Fターム (20件)：

2H092JA26 ,  2H092JA29 ,  2H092JA38 ,  2H092JA42 ,  2H092JA44 ,  2H092JA46 ,  2H092JB05 ,  2H092JB23 ,  2H092JB32 ,  2H092JB56 ,  2H092JB73 ,  2H092KA05 ,  2H092KA12 ,  2H092KB14 ,  2H092KB25 ,  2H092MA16 ,  2H092MA30 ,  2H092MA52 ,  2H092NA15 ,  2H092NA27