特許
J-GLOBAL ID：200903015070703818
半導体素子および半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
楠本 高義
公報種別：公開公報
出願番号（国際出願番号）：特願2002-026891
公開番号（公開出願番号）：特開2003-229581
出願日： 2002年02月04日
公開日（公表日）： 2003年08月15日
要約：
【要約】【課題】 本発明は、バッチ方式により半導体装置の生産を効率化して、大幅に生産コストを削減する超小型半導体製品の生産方法を提供する。【解決手段】 同一平面に複数の電極を有する半導体装置をウエハー上に形成する工程と、前記半導体装置の前記複数の電極を、電極パレットに含まれる複数の電極端子に対応させて一対一に固着する工程と、前記固着する工程において固着された前記ウエハーおよび前記パレットをモールド形成により封止してモールド基板を形成する工程と、該モールド基板をフルカットして半導体装置を形成する工程と、を含む半導体装置の生産方法。
請求項（抜粋）：
第1半導体層と、前記第1半導体層の上面に形成された、上面に凹部を有する第2半導体層と、前記第2半導体層の前記凹部を充たす第3半導体層と、前記第1半導体層と前記第2半導体層の層端面に密設された第4半導体層と、前記第3半導体層と前記第4半導体層とを接続するバイパスと、前記第1半導体層の下面に形成された第1電極と、前記第4半導体層の下面に形成された第2電極と、を含み、同一平面内に前記第1電極と前記第2電極とを有する半導体素子。
IPC (4件)：
H01L 29/861
, H01L 21/329
, H01L 23/12 501
, H01L 29/93
H01L 23/12 501 T
, H01L 29/93 Z
, H01L 29/91 C
, H01L 29/91 A
