特許

J-GLOBAL ID：200903015090504943

化合物半導体装置とその製造方法

発明者： 渕上 伸隆 ,  大部 功
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-278056
公開番号（公開出願番号）：特開平7-130966
出願日： 1993年11月08日
公開日（公表日）： 1995年05月19日
要約：

【要約】【構成】キャップのアンドープGaAs層中にドーパントの1〜2原子層、或いはInAsの1〜2原子層を設け、それをエッチング停止層とする。E/D分離後、原子層は熱処理によってDFETのチャネル層に変え、大きな負荷電流を得る。【効果】DFETのドレイン電流を大きくでき、閾値電圧を-1Vよりも負方向にすることも可能となる。更に、製造工程が従来より一工程減る。

請求項（抜粋）：

第一の電界効果トランジスタと第二の電界効果トランジスタとで構成する化合物半導体装置において、前記第一の電界効果トランジスタはn型導電性を有する第一の化合物半導体層上に前記第一の化合物半導体よりも電子親和力の小さい化合物半導体からなる第二の半導体層を設け、前記第二の半導体層上に前記第二の半導体よりも電子親和力の大きい化合物半導体からなり不純物を故意にドープしないか或いはp型の導電性を有する第三の半導体層を設け、前記第三の半導体層上にショットキー電極を設けることで形成し、前記第二の電界効果トランジスタは前記第三の半導体層上にSi,Se,Te,Sから選ばれた一種の材料からなる1〜5原子層の不純物原子層を設け、前記不純物原子層上に前記第三の半導体層と同じ化合物半導体からなる第四の半導体層を設け、前記第四の半導体層上にショットキー電極を設けることで形成することを特徴とする化合物半導体装置。

IPC (4件)：

H01L 27/095 ,  H01L 29/205 ,  H01L 21/338 ,  H01L 29/812

FI (3件)：

H01L 29/80 E ,  H01L 29/205 ,  H01L 29/80 B