特許

J-GLOBAL ID：200903015091309834

定電流駆動回路

発明者： 西鳥羽 茂夫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 渡辺 勝 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-310848
公開番号（公開出願番号）：特開2000-138572
出願日： 1998年10月30日
公開日（公表日）： 2000年05月16日
要約：

【要約】【課題】 電流/電圧変換する負荷と、この負荷と並列に接続された容量を定電流で駆動する定電流駆動回路において、負荷を流れる電流の立ち上がり時間を速くする。【解決手段】 トランジスタ8からの定電流値と、容量15の容量値とで決まる時定数で、容量15は充電を行い、最終的に、トランジスタ8の定電流値を負荷14が電圧変換した規定の電圧値まで充電を行う。ここで、基準電圧源9の基準電圧端子10の基準電圧が、負荷14が電圧変換した規定の電圧値とトランジスタ13のゲート・ソース間電圧との和より小さく設定されている。スイッチ12はスイッチ11と同様に制御端子2に同期して導通状態になっているので、負荷14に並列に接続された容量15は、トランジスタ13を介して、上記設定値まで急速に充電される。上記設定値に達すると、トランジスタ13は遮断するが、その後は、トランジスタ8の定電流が容量を規定の電圧値まで充電する。

請求項（抜粋）：

電流/電圧変換を行う負荷を定電流駆動する定電流駆動回路であって、高電位電源と低電位電源との間で前記負荷と直列に接続された定電流駆動用の第1導電型の第1のFETトランジスタと、前記負荷と並列に接続された容量と、第1のスイッチング素子と、第1のスイッチング素子を介して第1のFETトランジスタとゲート同志が接続され、ゲートとドレインが接続され、第1のFETトランジスタとカレントミラー回路を構成する第1導電型の第2のFETトランジスタと、高電位電源と低電位電源との間で第2のFETトランジスタに直列に接続され、ゲートに入力信号が印加される第3のFETトランジスタと、第2のFETトランジスタと第3のFETトランジスタの間に接続された抵抗と、第1のFETトランジスタと並列に接続された、第1の導電型と反対導電型の第2の導電型の第4のFETトランジスタと、高電位電源と低電位電源の間に接続された基準電圧源と、第4のFETトランジスタのゲートと前記基準電圧源の基準電圧端子の間に設けられ、第1のスイッチング素子と同期して導通/遮断する第2のスイッチング素子とを有し、前記基準電圧源の基準電圧端子の基準電圧が前記負荷が電流/電圧変換した規定の電圧値と、第4のFETトランジスタのゲートと前記負荷側の電極間の電圧との和よりも小さく設定されている定電流駆動回路。

IPC (2件)：

H03K 17/687 ,  G09G 3/30

FI (2件)：

H03K 17/687 A ,  G09G 3/30 J

Fターム (30件)：

5C080AA06 ,  5C080BB05 ,  5C080DD08 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ06 ,  5J055AX02 ,  5J055AX55 ,  5J055AX65 ,  5J055BX16 ,  5J055CX29 ,  5J055DX03 ,  5J055DX12 ,  5J055DX73 ,  5J055DX83 ,  5J055EX06 ,  5J055EX07 ,  5J055EY01 ,  5J055EY10 ,  5J055EY17 ,  5J055EY21 ,  5J055EZ00 ,  5J055EZ03 ,  5J055FX12 ,  5J055FX17 ,  5J055FX35 ,  5J055FX36 ,  5J055GX01 ,  5J055GX07