特許

J-GLOBAL ID：200903015092911570

DRAMリフレッシュ装置

発明者： 鈴木 稔
出願人/特許権者： 株式会社東芝
代理人 (1件)： 伊藤 進
公報種別：公開公報
出願番号（国際出願番号）：特願平4-041333
公開番号（公開出願番号）：特開平5-242671
出願日： 1992年02月27日
公開日（公表日）： 1993年09月21日
要約：

【要約】【目的】DRAMのリフレッシュを行うDRAMリフレッシュ装置において、余分な領域のリフレッシュを行わないDRAMリフレッシュ装置を提供することを目的とする。【構成】CPU17は、DRAM15で使用している領域の先頭と最後の行アドレスP、Qをリフレッシュ用行アドレス発生回路21に供給する。そしてリフレッシュタイマ23より供給される、リフレッシュ開始を知らせる信号を合図にリフレッシュ用行アドレス発生回路21は行アドレスPからQまでを生成し、セレクタ22を介してDRAM15に供給する。このリフレッシュ期間にはタイミング発生回路24出力のRAS信号がアドレス信号と同期して変化する。これによりDRAM15の使用領域のみのリフレッシュ動作を行う。

請求項（抜粋）：

DRAM内の情報保持のため、一定時間内に記憶再生動作であるリフレッシュを行うDRAMリフレッシュ装置において、前記DRAMの使用領域の上限と下限との行アドレスを出力する手段と、前記上限と下限との行アドレスをもとに前記DRAMの使用領域の行アドレスを生成し、出力する手段と、リフレッシュを行うタイミングを知らせる制御信号を出力する手段と、前記制御信号をもとに、前記行アドレスに同期したリフレッシュ動作を行うための信号を生成する手段とを具備したことを特徴とするDRAMリフレッシュ装置。

IPC (2件)：

G11C 11/406 ,  G06F 12/00 550

FI (2件)：

G11C 11/34 363 K ,  G11C 11/34 363 J