特許

J-GLOBAL ID：200903015120767383

センスアンプの出力制御回路

発明者： ジョオン-ウー リー
出願人/特許権者： サムサン エレクトロニクス シーオー., エルティーディー
代理人 (1件)： 高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平2-415358
公開番号（公開出願番号）：特開平7-122072
出願日： 1990年12月28日
公開日（公表日）： 1995年05月12日
要約：

【要約】【目的】半導体メモリー装置について、I/Oパッドからのノイズによる影響を最小にし、また動作時の消費電流を最小にしうるようにセンスアンプの出力を調整・制御するための回路を提供する。【構成】センスアンプ回路600から出力される一対のデータ601、602の状態をXNORゲート670で感知し、このXNORゲートの出力とアドレス変換を感知する信号604とをNORゲート680に入力させ、NORゲートからの出力によりセンスアンプ回路をディスエーブルさせてI/Oパッド等の最終出力端からセンスアンプ回路の出力端を隔離させることにより、ノイズの影響及び消費電力を最小化させている。

請求項（抜粋）：

選択されたメモリーセルから読み出されたデータを感知増幅して出力するためのセンスアンプ回路と入出力パッドと連結されたデータラッチ回路を具備したセンスアンプの出力制御回路において、上記センスアンプ回路から出力される一対のデータの状態を感知するセンスアンプ出力状態感知手段670と、アドレス変換を感知する信号と上記センスアンプ出力状態感知手段670の出力を入力して所定の制御信号608を発生する制御信号発生手段680と、上記センスアンプ回路とデータラッチ回路との間に連結され、上記制御信号発生手段680の出力に応答する伝達手段650、660とから構成して、上記制御信号発生手段680の出力が上記センスアンプ回路に復帰されることを特徴とするセンスアンプの出力制御回路。

IPC (3件)：

G11C 11/41 ,  G11C 11/417 ,  G11C 11/409

FI (3件)：

G11C 11/34 L ,  G11C 11/34 305 ,  G11C 11/34 353 E

引用特許：

審査官引用 (4件)

• 特開昭61-117784
  
• 特開昭63-211190
  
• 特開昭63-292483
  
• 特開昭62-177790