特許
J-GLOBAL ID:200903015127931677

半導体装置及びトリミング方法

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平11-208182
公開番号(公開出願番号):特開2001-035924
出願日: 1999年07月22日
公開日(公表日): 2001年02月09日
要約:
【要約】【課題】 アラインメントの成功率を良好に保ちながら、処理工数を減らし、トリミング処理に必要な手間及び時間を削減する。【解決手段】 第1の材料からなるフューズ2及び第1のアラインメントマーク3と、第1の材料とは反射率の異なる第2の材料からなるアラインメントマーク4とを形成し、第1のアラインメントマーク3によるアラインメントに失敗した場合にのみ第2のアラインメントマーク4を用いたアラインメントを行う。
請求項(抜粋):
基板上に形成された抵抗値調整用のフューズと、第1及び第2のアラインメントマークとを備え、上記アライメントマークを検出して所望のフューズをトリミングして上記基板内に形成された抵抗素子の抵抗値を調整してなる半導体装置であって、上記フューズ及び第1のアラインメントマークは、第1の材料から形成され、上記第2のアラインメントマークは、上記第1の材料とは反射率が異なる第2の材料から形成されていることを特徴とする半導体装置。
IPC (3件):
H01L 21/82 ,  H01L 27/04 ,  H01L 21/822
FI (2件):
H01L 21/82 F ,  H01L 27/04 V
Fターム (12件):
5F038AV02 ,  5F038AV03 ,  5F038AV15 ,  5F038CA05 ,  5F038DT12 ,  5F038EZ20 ,  5F064CC22 ,  5F064DD47 ,  5F064FF05 ,  5F064FF27 ,  5F064FF30 ,  5F064FF42

前のページに戻る