特許
J-GLOBAL ID：200903015128345046
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平4-049877
公開番号（公開出願番号）：特開平5-250868
出願日： 1992年03月06日
公開日（公表日）： 1993年09月28日
要約：
【要約】【構成】 電源電圧を基準電圧以上にすると電圧比較回路17がエージングモードを設定し、アドレス発生回路23とデータ発生回路24がアドレスとデータを自動的に発生させてメモリセルアレイ6への書き込みを行うと共にこのデータの読み出しを行い、データ比較回路25が書き込んだデータと一致するかどうかの比較を行う。【効果】 基準電圧以上の電源電圧を供給するだけで、内部回路が自動的にデータの書き込みと読み出しを繰り返し、読み出したデータが書き込んだデータと同じかどうかを検査することができるので、エージング用の専用の装置を用いることなく、半導体記憶装置のエージングを実行することができる。
請求項（抜粋）：
外部から供給される電源の電圧を所定の基準電圧と比較し、この電源電圧が基準電圧以上になると、エージングモードの設定を行うエージングモード検出回路と、エージングモードが設定されると、メモリセルアレイの各アドレスを順次繰り返し発生するアドレス発生回路と、該アドレス発生回路が該メモリセルアレイの各アドレスを発生したときに、それぞれのアドレスに対応するデータを順次発生するデータ発生回路と、該アドレス発生回路が該メモリセルアレイの各アドレスの発生を繰り返す1順おきに、該メモリセルアレイの各アドレスに基づいて該データ発生回路が発生するデータを該メモリセルアレイに順次書き込むエージング書き込み回路と、該エージング書き込み回路が該メモリセルアレイの各アドレスにデータを書き込んだ後に、該アドレス発生回路が発生する該メモリセルアレイの各アドレスに基づいて該メモリセルアレイからデータを順次読み出すエージング読み出し回路と、エージング読み出し手段が読み出したデータを当該アドレスに対応して該データ発生回路が発生するデータと順次比較するデータ比較回路とを備えた半導体記憶装置。
IPC (2件)：
G11C 11/401
, G11C 29/00 303
