特許

J-GLOBAL ID：200903015133392346

VRM誤実装防止回路

発明者： 小知井 秀樹
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： 伊藤 宏
公報種別：公開公報
出願番号（国際出願番号）：特願平10-293595
公開番号（公開出願番号）：特開2000-122753
出願日： 1998年10月15日
公開日（公表日）： 2000年04月28日
要約：

【要約】【課題】 “Pentium”プロセッサ専用の+5V対応VRM(電圧調整モジュール)と+12V対応VRMの誤実装を防止する。【解決手段】 VRM誤実装防止回路(10)は、実装されるVRMの種別を表す信号を出力する種別ID出力回路(5)と、VRMの誤実装を認識するVRM種別認識回路(2)と、誤実装時にVRMの動作を停止させる手段(2/6)とを備え、VRMが誤実装された場合にはVRMの動作を停止させる。VRMに従来から割り当てられている2つの入力ポート(VID4-0ポートと出力イネーブル信号入力ポート)を用いて誤実装防止回路を実現したので、ピン配列やコネクタ形状を変える必要がない。

請求項（抜粋）：

装置に実装されたVRMの種別を表す信号を出力する手段と、前記信号に基づいてVRMの誤実装を認識する手段と、誤実装時にVRMの動作を停止させる手段、とを備えていることを特徴とするVRM誤実装防止回路。

IPC (3件)：

G06F 1/18 ,  G01R 31/02 ,  G06F 1/26

FI (3件)：

G06F 1/00 320 J ,  G01R 31/02 ,  G06F 1/00 330 A

Fターム (10件)：

2G014AA07 ,  2G014AA25 ,  2G014AB51 ,  2G014AB62 ,  2G014AC15 ,  5B011DB02 ,  5B011DB22 ,  5B011GG03 ,  5B011HH01 ,  5B011JA07