特許
J-GLOBAL ID:200903015143198424

並列計算機

発明者:
出願人/特許権者:
代理人 (1件): 薄田 利幸
公報種別:公開公報
出願番号(国際出願番号):特願平6-326768
公開番号(公開出願番号):特開平8-185380
出願日: 1994年12月28日
公開日(公表日): 1996年07月16日
要約:
【要約】【目的】ネットワーク中の転送経路の負荷を均一に近付け、種類の異なるメッセージ間の干渉を緩和し、構造が簡単なネットワークを有する並列計算機を提供する。【構成】各プロセッサ(PE)は、送信すべきメッセージの種別により属性設定テーブル305を参照して属性情報を決定し、メッセージ内に組み込む。例えば、そのメッセージが、送信元のPEが自発的に送信するメッセージであるか、他のメッセージを受信したことを通知するメッセージであるかに依存して、属性情報としてルートビットRBを0または1とする。各中継スイッチ(EX)では、経路指示回路400が、受信したメッセージ内のRBビットによりルート指示テーブル601を参照して、このメッセージが指定する受信PE番号に依存するメッセージ転送先を決める。各EXには、複数の仮想チャネル回路401-405が設けられ、各々は、メッセージ内のRBビットの異なる値に対応して予め割り当てられた複数のバッファを有し、受信したメッセージをそのメッセージ内のRBビットの値に対応するバッファに格納することにより異なるM間での干渉を減ずる。
請求項(抜粋):
複数のプロセッサと、複数のプロセッサの間で複数のメッセージを互いに並列に転送するためのメッセージ転送用ネットワークとを有し、各プロセッサは、上記ネットワークに転送すべきメッセージごとに、そのメッセージの種別に依存する属性情報をそのメッセージの一部として生成する回路を有し、上記ネットワークは、(a)それぞれ上記複数のプロセッサのいずれか一つから送信された複数のメッセージを転送するための、相互に接続された複数のスイッチ回路からなり、(b)各スイッチ回路は、(b1)複数の入力端および複数の出力端と、(b2)該複数の入力端のいずれか一つに入力されたメッセージ内に含まれ、そのメッセージの送信先のプロセッサを表わすアドレス情報に依存して 、該複数の出力端の内、そのメッセージを転送すべき一つの出力端を選択する経路選択回路とを有し、(c)上記複数のスイッチ回路の内の少なくとも一部の複数のスイッチ回路の各々に含まれた上記経路選択回路は、そのスイッチ回路に供給されたメッセージ内に送信元プロセッサにより付加され、そのメッセージの種別に依存する値を有する属性情報にさらに依存して、該複数の出力端の内、そのメッセージを転送すべき一つの出力端を選択する経路選択回路からなる並列計算機。

前のページに戻る