特許

J-GLOBAL ID：200903015146970098

半導体記憶装置

発明者： 犬束 辰美 ,  佐藤 勲
出願人/特許権者： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-193281
公開番号（公開出願番号）：特開平8-055470
出願日： 1994年08月17日
公開日（公表日）： 1996年02月27日
要約：

【要約】【目的】ページアクセスモードを有する半導体メモリにおいて、アクセスタイムおよびメモリチップの消費電流に対する要求を共に満足させるセンスアンプ制御回路を提供する。【構成】ページデータを検出するための複数のセンスアンプSA1〜SA8と、複数のセンスアンプに対応して設けられ、ページアドレス以外のアドレスが変化した時に最初に読み出されるデータを増幅するためにセンスアンプが使用される場合であるかページアドレスのみが変化した時に読み出されるデータを増幅するためにセンスアンプが使用される場合であるかに応じて、それぞれ対応するセンスアンプのバイアス回路20の帰還回路22の駆動能力を切り換え制御するセンスアンプ制御回路4とを具備することを特徴とする。

請求項（抜粋）：

メモリセルが行列状に配列され、メモリセルに接続された行線および列線を有するメモリセルアレイと、このメモリセルアレイ中の複数のメモリセルを選択するための第1のアドレス入力に基づいて選択された複数のメモリセルから前記列線に読み出されたデータをそれぞれ検出するための複数のセンスアンプと、この各センスアンプの一部をなし、それぞれ対応する前記列線の電位が一端側に入力するMOSトランジスタおよび上記列線の電位を上記MOSトランジスタのゲートに帰還させる帰還回路および上記MOSトランジスタの他端側に接続された負荷回路を有し、列線の電位を増幅するバイアス回路と、同じく前記各センスアンプの一部をなし、それぞれ対応する上記バイアス回路のMOSトランジスタの他端側の列線の電位をセンス増幅する増幅回路と、前記複数のセンスアンプに対応した第2のアドレス入力に基づいて上記複数のセンスアンプからデータを読み出すためのページデコーダと、前記複数のセンスアンプに対応して設けられ、前記第1のアドレス入力が変化した時に最初に読み出されるデータを増幅するためにセンスアンプが使用される場合であるか前記第2のアドレス入力のみが変化した時に読み出されるデータを増幅するためにセンスアンプが使用される場合であるかに応じて、それぞれ対応するセンスアンプのバイアス回路の帰還回路の駆動能力を切り換え制御するセンスアンプ制御回路とを具備することを特徴とする半導体記憶装置。