特許

J-GLOBAL ID：200903015159338242

ウォッチドッグタイマ回路

発明者： 杉田 一也
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-116837
公開番号（公開出願番号）：特開平6-332755
出願日： 1993年05月19日
公開日（公表日）： 1994年12月02日
要約：

【要約】【目的】 CPU の暴走監視機能に加えてシステムクロックの発振停止の監視機能を設け、システムクロックの発振停止時にも監視機能を保つウォッチドッグタイマ回路の提供。【構成】 カウンタ1によるシステムクロックのカウント値に基づいてCPU の暴走を監視する一方、タイマ(H)7が設定時間後にリフレッシュされない場合はシステムクロックが“L”の期間に停止したことを検知して検知信号9をアサートし、タイマ(L)8が設定時間後にリフレッシュされない場合はシステムクロックが“H”の期間に停止したことを検知して検知信号10をアサートし、検知信号9,10のいずれかがアサートされるとOR回路11,5 を介してリセット要求信号6をアサートする。

請求項（抜粋）：

システムクロックのカウント値が所定値に達する都度初期化されるカウンタのカウント値が所定値に達しても該カウンタが初期化されない場合にシステムのリセット信号をアサートするウォッチドッグタイマ回路において、システムクロックの立ち下がり後、システムクロックの次の立ち上がりまでの時間相当の時間が経過するとリフレッシュされるように時間設定された第1のタイマ回路と、システムクロックの立ち上がり後、システムクロックの次の立ち下がりまでの時間相当の時間が経過するとリフレッシュされるように時間設定された第2のタイマ回路と、設定時間後に第1又は第2のタイマ回路がリフレッシュされなかったシステムクロックの停止時にシステムのリセット信号をアサートするゲート回路とを備えたことを特徴とするウォッチドッグタイマ回路。

引用特許：

審査官引用 (4件)

• 特開昭60-100235
  
• 特開昭60-027038
  
• 特開昭61-117631
  
• 特開昭60-118941