特許

J-GLOBAL ID：200903015164032852

電子回路、画素回路および光検出回路

発明者： 神田 栄二
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 上柳 雅誉 ,  須澤 修 ,  宮坂 一彦
公報種別：公開公報
出願番号（国際出願番号）：特願2007-263000
公開番号（公開出願番号）：特開2009-094267
出願日： 2007年10月09日
公開日（公表日）： 2009年04月30日
要約：

【課題】カレントミラー型の電子回路の設置に必要な面積を削減する。【解決手段】電子回路100Aは、各々のゲートが相互に接続されたトランジスタTR1とトランジスタTR2とを具備する。トランジスタTR2には、トランジスタTR1に流れる電流I1に対応した電流I2流れる。トランジスタTR1は、ゲートG1が半導体層14Aの上方に位置するトップゲート構造であり、トランジスタTR2は、ゲートG2が半導体層14Bの下方に位置するボトムゲート構造である。トランジスタTR2のゲート絶縁膜12Bの膜厚t2は、トランジスタTR1のゲート絶縁膜12Aの膜厚t1を上回るように選定される。【選択図】図2

請求項（抜粋）：

各々のゲートが相互に接続された第1トランジスタと第2トランジスタとを具備し、前記第1トランジスタに流れる第1電流に対応した第2電流が前記第2トランジスタに流れる回路であって、 前記第1トランジスタと前記第2トランジスタとはゲート絶縁膜の膜厚が相違する 電子回路。

IPC (11件)：

H01L 29/786 ,  G09G 3/30 ,  G09G 3/20 ,  G09F 9/30 ,  H01L 51/50 ,  H05B 33/14 ,  H01L 31/00 ,  H01L 21/336 ,  H01L 27/08 ,  H01L 21/823 ,  H01L 27/088

FI (14件)：

H01L29/78 613Z ,  G09G3/30 J ,  G09G3/20 624B ,  G09G3/20 641D ,  G09G3/20 691E ,  G09G3/20 633L ,  G09F9/30 338 ,  H05B33/14 A ,  H05B33/14 Z ,  H01L31/00 B ,  H01L29/78 617S ,  H01L29/78 616N ,  H01L27/08 331E ,  H01L27/08 102C

Fターム (48件)：

3K107AA01 ,  3K107AA05 ,  3K107BB01 ,  3K107BB04 ,  3K107CC45 ,  3K107EE03 ,  3K107HH05 ,  5C080AA06 ,  5C080BB05 ,  5C080DD25 ,  5C080EE29 ,  5C080FF11 ,  5C080GG07 ,  5C080HH09 ,  5C080JJ02 ,  5C080JJ03 ,  5C080KK04 ,  5C080KK07 ,  5C094AA60 ,  5C094BA03 ,  5C094DA13 ,  5C094DA15 ,  5F048AA01 ,  5F048AB10 ,  5F048AC01 ,  5F048BA16 ,  5F048BB01 ,  5F048BB05 ,  5F048BB11 ,  5F048BB16 ,  5F048BB17 ,  5F048BC16 ,  5F048BF11 ,  5F048BF15 ,  5F048BF16 ,  5F088BA20 ,  5F088KA10 ,  5F110AA30 ,  5F110BB01 ,  5F110CC01 ,  5F110CC07 ,  5F110EE30 ,  5F110FF02 ,  5F110FF03 ,  5F110NN02 ,  5F110NN71 ,  5F110NN72 ,  5F110NN78

引用特許：

出願人引用 (1件)

• 国際公開第01/006484号パンフレット