特許

J-GLOBAL ID：200903015175836570

互いに自己整合的に形成されたセルダイオード及び下部電極を有する相変化記憶セル及びその製造方法

発明者： 朴 哉▲ヒュン▼ ,  呉 在煕 ,  李 世昊 ,  鄭 元哲
出願人/特許権者： 三星電子株式会社
代理人 (4件)： 志賀 正武 ,  渡邊 隆 ,  村山 靖彦 ,  実広 信哉
公報種別：公開公報
出願番号（国際出願番号）：特願2006-150232
公開番号（公開出願番号）：特開2007-005785
出願日： 2006年05月30日
公開日（公表日）： 2007年01月11日
要約：

【課題】垂直ダイオードを有する集積回路素子が提供される。【解決手段】前記集積回路素子は集積回路基板及び前記集積回路基板上の絶縁膜を具備する。前記絶縁膜を貫通するコンタクトホールが設けられる。前記コンタクトホールの下部領域内に垂直ダイオードが設けられ、前記垂直ダイオード上の前記コンタクトホール内に下部電極が設けられる。前記下部電極の下部面は前記垂直ダイオードの上部面上に位置する。前記下部電極は前記垂直ダイオードと自己整合される。前記下部電極の上部面は前記コンタクトホールの水平断面積よりも小さい面積を有する。前記集積回路素子の製造方法も提供される。【選択図】図4A

請求項（抜粋）：

集積回路基板と、 前記集積回路基板上に形成された絶縁膜と、 前記絶縁膜を貫通するコンタクトホールと、 前記コンタクトホールの下部領域内に設けられた垂直ダイオードと、 前記コンタクトホール内に設けられて前記垂直ダイオードの上部面上に下部表面を有する下部電極と、を含み、前記下部電極は前記垂直ダイオードと自己整合され、前記コンタクトホールの水平断面積よりも小さい面積を有する上部面を具備することを特徴とする集積回路素子。

IPC (2件)：

H01L 27/105 ,  H01L 45/00

FI (2件)：

H01L27/10 448 ,  H01L45/00 A

Fターム (13件)：

5F083FZ10 ,  5F083GA09 ,  5F083JA35 ,  5F083JA36 ,  5F083JA39 ,  5F083JA40 ,  5F083KA01 ,  5F083KA05 ,  5F083LA12 ,  5F083LA16 ,  5F083LA21 ,  5F083MA06 ,  5F083MA18

引用特許：

出願人引用 (1件)

• 米国特許第6、511、862号明細書