特許

J-GLOBAL ID：200903015194213711

半導体集積回路設計支援装置

発明者： 杉山 正男 ,  桜井 光雄
出願人/特許権者： 富士通株式会社
代理人 (1件)： 石川 泰男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-009113
公開番号（公開出願番号）：特開平5-198677
出願日： 1992年01月22日
公開日（公表日）： 1993年08月06日
要約：

【要約】【目的】 半導体集積回路のレイアウト設計を支援する半導体集積回路設計支援装置に関し、位置合わせパターン、穴開けパターン、及びカバーパターン等の指定ミスによるパターンの発生不良や形状不良を無くし、周辺パターンのレイアウト設計を容易且つ正確に行なう半導体集積回路設計支援装置を提供することを目的とする。【構成】 位置合わせパターンを生成するための諸量を入力する入力手段1と、ウェハ露光時に隣のチップのスクライブラインと前記位置合わせパターンが重なって二重露光と成るのを防ぐ為のカバーパターンの要不要を判断する判断手段3と、判断手段3でカバーパターンを要すると判断された場合に、位置合わせパターンの穴開けパターン及びカバーパターンを生成するための諸量を、位置合わせパターンの諸量から算出する演算手段5とを有して構成する。

請求項（抜粋）：

半導体集積回路のデバイスパターン以外の周辺パターンのレイアウト設計を支援する半導体集積回路設計支援装置であって、前記周辺パターン上に形成する層間の位置合わせ、装置との位置合わせ等に使用する位置合わせパターンを生成するための諸量を入力する入力手段と、ウェハ露光時に隣のチップのスクライブラインと前記位置合わせパターンが重なって二重露光と成るのを防ぐ為のカバーパターンの要不要を判断する判断手段と、前記判断手段でカバーパターンを要すると判断された場合に、前記位置合わせパターンの穴開けパターン及びカバーパターンを生成するための諸量を、前記位置合わせパターンの諸量から算出する演算手段とを有することを特徴とする半導体集積回路設計支援装置。