半導体パッケージ及びこの半導体パッケージを使用した半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：佐藤成示 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-009472
公開番号（公開出願番号）：特開平8-204056
出願日： 1995年01月25日
公開日（公表日）： 1996年08月09日
要約：

【要約】【目的】高速演算処理を実現できる半導体パッケージ及びこの半導体パッケージを使用した半導体装置を提供することにある。【構成】本発明の半導体パッケージは、プリント配線板1と、このプリント配線板1に半導体チップ8を搭載する窪んだキャビティ2を有し、このキャビティ2がプリント配線板1の下面に形成されたキャビティダウン型の半導体パッケージにおいて、プリント配線板1の上面より形成された導通スルーホール5が、キャビティ2を閉塞するリッド3とプリント配線板1とが当接する接着面4まで貫通していることを特徴とする。

請求項（抜粋）：

プリント配線板(1)と、このプリント配線板(1)に半導体チップ(8)を搭載する窪んだキャビティ(2)を有し、このキャビティ(2)がプリント配線板(1)の下面に形成されたキャビティダウン型の半導体パッケージにおいて、プリント配線板(1)の上面より形成された導通スルーホール(5)が、キャビティ(2)を閉塞するリッド(3)とプリント配線板(1)とが当接する接着面(4)まで貫通していることを特徴とする半導体パッケージ。

前のページに戻る