デュアル仕事関数半導体デバイスおよびその製造方法

発明者： ,
出願人/特許権者： , ,
代理人 (3件)：山田卓二 , 田中光雄 , 中野晴夫
公報種別：公開公報
出願番号（国際出願番号）：特願2008-271211
公開番号（公開出願番号）：特開2009-111380
出願日： 2008年10月21日
公開日（公表日）： 2009年05月21日
要約：

【課題】CMOSを製造するにおいて、1つまたは2つの誘電体を有するデュアル金属ゲートを形成する場合の、本質的な製造プロセスの複雑さや費用が増加しない、製造が容易で信頼性のある、デュアル仕事関数を有する半導体デバイスの製造方法を提供する。【解決手段】1つの金属電極から開始するデュアル仕事関数デバイスの簡単な製造方法およびそのデバイスを開示する。シングル金属シングル誘電体(SMSD)CMOS集積スキームが開示される。ゲート誘電体層1と誘電体キャップ層2および誘電体キャップ層2’’とを含む1つの誘電体スタックと、誘電体スタックを覆う1つの金属層とが、最初に形成され、金属-誘電体界面を形成する。誘電体スタックと金属層を形成した後、誘電体キャップ層2’’の、金属-誘電体界面に隣接する少なくとも一部が、仕事関数変調元素6を加えることにより選択的に変調される。【選択図】図2b

請求項（抜粋）：

第1領域および第2領域を供えた基板と、第1領域および第2領域の上の、堆積されたままの仕事関数を有するゲートスタックとを有するデュアル仕事関数半導体デバイスの製造方法であって、基板の第1領域および第2領域を覆うようにゲート誘電体層を形成し、ゲート誘電体層を覆うように誘電体キャップ層を形成し、誘電体キャップ層を覆うように金属ゲート電極を形成し、これにより金属-誘電体界面を形成する工程と、第2領域の上の誘電体キャップ層の少なくとも一部に元素を選択的に導入し、この一部は金属-誘電体界面に隣接し、元素は堆積されたままのゲートスタックの仕事関数を変調するように選択され、更に、第1領域および第2領域の上のゲートスタックを同時にパターニングする工程と、を含むデュアル仕事関数半導体デバイスの製造方法。

IPC (7件)：

H01L 21/823 , H01L 27/06 , H01L 29/78 , H01L 29/423 , H01L 29/49 , H01L 21/28 , H01L 21/283

FI (5件)：

H01L27/06 102C , H01L29/78 301G , H01L29/58 G , H01L21/28 301R , H01L21/283 C

Fターム (72件)：

4M104AA01 , 4M104AA02 , 4M104AA04 , 4M104AA05 , 4M104AA09 , 4M104BB02 , 4M104BB17 , 4M104BB18 , 4M104BB29 , 4M104BB30 , 4M104BB32 , 4M104BB34 , 4M104BB36 , 4M104BB38 , 4M104BB39 , 4M104CC05 , 4M104DD55 , 4M104DD79 , 4M104EE02 , 4M104EE03 , 4M104EE12 , 4M104EE14 , 4M104EE16 , 4M104FF13 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 5F048AA07 , 5F048AA09 , 5F048AC03 , 5F048AC04 , 5F048BA01 , 5F048BA14 , 5F048BA15 , 5F048BA16 , 5F048BB09 , 5F048BB10 , 5F048BB11 , 5F048BB15 , 5F048BB17 , 5F048BB18 , 5F048BE03 , 5F140AA06 , 5F140AA40 , 5F140AB03 , 5F140AC36 , 5F140BA01 , 5F140BA03 , 5F140BA06 , 5F140BA07 , 5F140BA08 , 5F140BD01 , 5F140BD04 , 5F140BD05 , 5F140BD09 , 5F140BD11 , 5F140BD13 , 5F140BD17 , 5F140BE08 , 5F140BE13 , 5F140BE15 , 5F140BE16 , 5F140BF01 , 5F140BF03 , 5F140BF10 , 5F140BF38 , 5F140BG27 , 5F140BG37 , 5F140BG41 , 5F140BG43 , 5F140BG44 , 5F140BG56

前のページに戻る