特許

J-GLOBAL ID：200903015252786263

半導体装置の製造方法

発明者： 高尾 幸弘
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願平7-236837
公開番号（公開出願番号）：特開平9-082669
出願日： 1995年09月14日
公開日（公表日）： 1997年03月28日
要約：

【要約】【課題】CMPにより層間絶縁膜を平坦化した後も精度の高い位置合わせを可能とする。【解決手段】半導体基板(11)上に段差を有するアライメント・マーク(13)を形成する工程と、前記半導体基板(11)上の全面に絶縁膜(14)を形成する工程と、前記絶縁膜(14)を部分的にエッチングして前記アライメント・マーク(13)を露出する溝(15)を形成する工程と、化学機械研磨(CMP)により前記絶縁膜(14)を平坦化する工程と、前記溝内(15)に堆積した研磨くずを洗浄により除去する工程と、露出された前記アライメント・マーク(13)を用いてマスク合わせを行う工程。

請求項（抜粋）：

半導体基板上に段差を有するアライメント・マークを形成する工程と、前記半導体基板上の全面に層間絶縁膜を形成する工程と、前記絶縁膜を部分的にエッチングして前記アライメント・マークを露出する溝を形成する工程と、化学機械研磨(CMP)により前記絶縁膜を平坦化する工程と、前記溝内に堆積した研磨くずを洗浄により除去する工程と、露出された前記アライメント・マークを用いてマスク合わせを行う工程とを有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/304 321 ,  H01L 21/304 ,  H01L 21/027

FI (4件)：

H01L 21/304 321 S ,  H01L 21/304 321 A ,  H01L 21/30 502 M ,  H01L 21/30 522 Z