特許
J-GLOBAL ID：200903015265319966
集積回路用機能ブロック、半導体集積回路、半導体集積回路の検査方法及びその設計方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外1名)
公報種別：再公表公報
出願番号（国際出願番号）：JP1998001249
公開番号（公開出願番号）：WO1998-043101
出願日： 1998年03月20日
公開日（公表日）： 1998年10月01日
要約：
【要約】半導体集積回路(1)は第1の機能ブロック(10),第2の機能ブロック(20)及び第3の機能ブロック(30)からなる。各機能ブロック(10),(20),(30)はブロック間信号線(2)を用いて互いに接続されている。第1の機能ブロック10は、論理回路(11)と、検査時に動作し所定の検査データ列を出力する検査データ出力回路(12)と、セレクタ(13)と外部双方向ピンとの間に接続され検査時に機能ブロックを待機状態とする検査待機回路(14)と、検査待機回路(14)によりハイインピーダンス状態にされるトライステートバッファ(15)と、第2の機能ブロックからの検査データ列を受信し内部に持つ期待値と受信した検査データ列とを比較してその判定結果を判定結果信号線(5)に出力する判定結果出力回路(16)とを有している。
請求項（抜粋）：
検査データ送信状態を示す制御信号に基づいて検査データを出力する検査デ ータ出力回路を備えていることを特徴とする集積回路用機能ブロック。
IPC (3件)：
G01R 31/3185
, H01L 21/822
, H01L 27/04
